بحث

بحث

بيت / Juried Engineering / منتجات أشباه الموصلات
CD4099BE CD4099 CMOS 8 بت مزلاج قابل للعنونة IC صديق للوحة التجارب DIP-16 (عبوة من 10) in Saudi Arabia CD4099BE CD4099 CMOS 8 بت مزلاج قابل للعنونة IC صديق للوحة التجارب DIP-16 (عبوة من 10) in Saudi Arabia CD4099BE CD4099 CMOS 8 بت مزلاج قابل للعنونة IC صديق للوحة التجارب DIP-16 (عبوة من 10) in Saudi Arabia CD4099BE CD4099 CMOS 8 بت مزلاج قابل للعنونة IC صديق للوحة التجارب DIP-16 (عبوة من 10) in Saudi Arabia CD4099BE CD4099 CMOS 8 بت مزلاج قابل للعنونة IC صديق للوحة التجارب DIP-16 (عبوة من 10) in Saudi Arabia CD4099BE CD4099 CMOS 8 بت مزلاج قابل للعنونة IC صديق للوحة التجارب DIP-16 (عبوة من 10) in Saudi Arabia CD4099BE CD4099 CMOS 8 بت مزلاج قابل للعنونة IC صديق للوحة التجارب DIP-16 (عبوة من 10) in Saudi Arabia CD4099BE CD4099 CMOS 8 بت مزلاج قابل للعنونة IC صديق للوحة التجارب DIP-16 (عبوة من 10) in Saudi Arabia CD4099BE CD4099 CMOS 8 بت مزلاج قابل للعنونة IC صديق للوحة التجارب DIP-16 (عبوة من 10) in Saudi Arabia

CD4099BE CD4099 CMOS 8 بت مزلاج قابل للعنونة IC صديق للوحة التجارب DIP-16 (عبوة من 10)

SAR 79
– 1 +

مميزات خاصة

  • Serial data input, Active parallel output, Storage register capability, Applications: Multi-line decoders A/D converters
  • Master clear, Can function as demultiplexer, Standardized, symmetrical output characteristics
  • 100% tested for quiescent current at 20 V, Maximum input current of 1 uA at 18 V over full package-temperature range; 100 nA at 18 V and 25°C
  • Noise margin (full package-temperature range) = 1 V at VDD = 5 V, 2 V at VDD = 10 V, 2.5 V at VDD = 15 V
  • 5-V, 10-V, and 15-V parametric ratings, Meets all requirements of JEDEC Tentative Standard No. 13B, "Standard Specifications for Description of 'B' Series CMOS Devices"

وصف

The CD4099B 8-bit addressable latch is a serial-input, parallel-output storage register that can perform a variety of functions.

Data are inputted to a particular bit in the latch when that bit is addressed (by means of input A0, A1, A2) and when WRITE DISABLE is at a low level. When WRITE DISABLE is high, data entry is inhibited; however, all 8 outputs can be continuously read independent of WRITE DISABLE and address inputs.

A master RESET input is available, which resets all bits to a logic "0" level when RESET and WRITE DISABLE are at a high level. When RESET is at a high level, and WRITE RESET is at a low level, the latch acts as a 1-of-8 demultiplexer; the bit that is addressed has an active output which follows the data input, while all unaddressed bits are held to a logic "0" level.

منتجات شبيهه

{"error":"\u062e\u0637\u0623","cart_limit":"\u0644\u062f\u064a\u0643 \u0627\u0644\u0643\u062b\u064a\u0631 \u0645\u0646 \u0627\u0644\u0645\u0646\u062a\u062c\u0627\u062a \u0641\u064a \u0633\u0644\u0629 \u0627\u0644\u062a\u0633\u0648\u0642 \u0627\u0644\u062e\u0627\u0635\u0629 \u0628\u0643.","prod_limit":"\u0644\u0627 \u064a\u0645\u0643\u0646\u0643 \u0625\u0636\u0627\u0641\u0629 \u0627\u0644\u0645\u0632\u064a\u062f \u0645\u0646 \u0647\u0630\u0627 \u0627\u0644\u0645\u0646\u062a\u062c"}